» 既然现在集成电路遇到晶体管太密集散热漏电问题，是不是可以扩大间距
    例如两根电线相隔1毫米容易击穿，那我拉开到5毫米不就是了。。。
    22纳米单位面积功率大，漏电严重，那我可以器件22纳米，但器件之间的间隔搞高，这样还有可能增加良品率的可能。
    什么集成的一堆东西恰当的砍，保持核心面积不大幅度增大，四核变双核四线程，因为漏电和发热减少了，狂飙6G。
    
    好吧我是纯外行……
    

网友评论2014-01-20 15:40

    我也是外行，但是我觉得设计这个一定要考虑电气性能的吧，比如增大间距，那么会多出来很长的线路吧，电阻，衰减之类的也会增大
    

网友评论2014-01-20 15:40

    估计不行，这样搞性能就下降了吧，要不体积就增大了
    

网友评论2014-01-20 15:42

    i7有18.6亿晶体管，简单地距离增加五倍你能想象体积有多大？
    

网友评论2014-01-20 15:44

    那个，制程就是两个晶体管之间的间隔。。
    

网友评论2014-01-20 15:44

    那就成这样了
    
    

网友评论2014-01-20 15:44

    晶体管间距拉大以后，各晶体管之间连接线路的距离也会增加，几十亿个晶体管之间的线路距离累加起来就会变得很长，线路长了就会增加能耗。
    
    这些年电子元件越做功率越低，很大一部分原因也是做小了以后缩短了总的电线长度降低了很多能耗。
    

网友评论2014-01-20 16:10

    Topic Post by nkzzt (2014-01-20 15:37):
    
    例如两根电线相隔1毫米容易击穿，那我拉开到5毫米不就是了。。。
    22纳米单位面积功率大，漏电严重，那我可以器件22纳米，但器件之间的间隔搞高，这样还有可能增加良品率的可能。
    什么集成的一堆东西恰当的砍，保持核心面积不大幅度增大，四核变双核四线程，因为漏电和发热减少了，狂飙6G。
    
    好吧我是纯外行……
    那你这就不是22nm制程了，是122纳米制程
    

网友评论2014-01-20 16:12

    我觉得你应该先对"沟道"和用来互连的金属线有一定概念,然后再搞清楚leakage的产生原理...
    

网友评论2014-01-20 16:36

    现在主要问题在于要造一个足够快的晶体管的话，它就不能完全关断了，就像一个水龙头，关到最小还在滴水……类似于发动机运转到一定速度要开启vtec，气缸同时在进气出气，油耗刚刚的
    

网友评论2014-01-20 16:39

    线距太大会撑大芯片size
    

网友评论2014-01-20 16:41

    面积就大了，走线就长了，于是速度就慢了，就是个很蛋疼的事
    大规模的并行对于cpu很难就是这个原因，所以超算很屌
    
    以上内容先后间没有什么逻辑关系，请不要在意…
    

网友评论2014-01-20 16:50

    Reply Post by az127 (2014-01-20 15:44):
    
    那就成这样了
    
    good,最好再加上价格
    

网友评论2014-01-20 16:51

    所以要用high-k材料啊
    

网友评论2014-01-20 16:51

    楼主的思路没问题，现在芯片也有这个发展趋势。不过芯片面积越大功耗越大，占用的硅也越多，所以厂商都乐意降低间距，面积。
    

网友评论2014-01-20 17:05

    芯片面积如何控制？
    集成电路越做越小一个是犹豫晶体管按比例缩小以后驱动电压也可以按照比例缩小，而且功耗降低，密集的话响应速度也会变快，电子在半导体内部的传输速度并不是光速，所以集成度上去了响应速度也会变快很多，如果拉开距离，那么响应速度自然会变低，而且由于传输距离增加，功耗也会增加
    

网友评论2014-01-20 22:48

    Reply Post by Thutmose (2014-01-20 16:12):
    我觉得你应该先对"沟道"和用来互连的金属线有一定概念,然后再搞清楚leakage的产生原理...
    模电
    

网友评论2014-01-21 02:58

    还有传输问题，光速看起来很快，但是再拉大间距后会成为瓶颈的
    

网友评论2014-01-21 03:06

    扩大间距？
    那不是倒回去了么
    这辛辛苦苦才前进到纳米时代的意义就是缩小尺寸啊
    

网友评论2014-01-21 03:19

    拉开间距代表芯片面积增大，成本增加，这是最主要的。整个半导体行业赚钱的方式就是减小尺寸，靠产量和廉价挣钱。你这样等于扼杀了行业。
    
    其次拉开管子的间距会导致匹配变得困难，性能下降。重要的参考电压如果走线太长也不好。还有很多方面不细说了，当然这个得具体分析，实际上有很多混合电路的技巧是要拉开间距的。